PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06205416 A

(43) Date of publication of application: 22.07.94

(51) Int. CI

H04N 7/18

(21) Application number: 04348138

(22) Date of filing: 28.12.92

(71) Applicant:

SANYO ELECTRIC CO LTD

(72) Inventor:

MAIDA YOSHIAKI


(54) PICTURE SENSOR AND MULTI-DIVISION SCREEN ADAPTOR

(57) Abstract:

PURPOSE: To provide ? picture sensor for detecting a chance in a screen based on a digitized luminance signal.

CONSTITUTION: A sum totalizing arithmetic operation means composed of an adder 49 and a D flip-flop 51 calculates the total sum of luminance signals as to the picture elements of a designated area among picture elements by one frame. A total sum storage means composed of an D flip-flop 52 stores the result of arithmetic operation from the total sum arithmetic operation means by one frame. A difference arithmetic operation means composed of a subtractor 50 and an absolute value circuit 53 calculates a difference between the total sum of a current frame and the total sum of a preceding frame based on the storage content of the total sum storage means and the result of arithmetic operation of the total sum arithmetic operation. A warning signal output means composed of a comparator circuit 54 and a D flip-flop 55 compares the result of arithmetic operation by the difference arithmetic operation means and a designated threshold value and outputs a warning signal when the result of arithmetic operation by the difference arithmetic operation means exceeds the threshold value.

COPYRIGHT: (C)1994,JPO&Japio



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-205416

(43)公開日 平成6年(1994)7月22日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 7/18

D

審査請求 未請求 請求項の数 2 (全 10 頁)

(21)出願番号

特願平4-348138

(22)出願日

平成 4年(1992)12月28日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 毎田 佳秋

守口市京阪本通2丁目18番地 三洋電機株

式会社内


(74)代理人 弁理士 中島 司朗

(54) 【発明の名称 】 画像センサーおよび多分割画面アダプター

(57)【要約】

【目的】 ディジタル化された輝度信号に基づいて画面 の変化を検出できる画像センサーを提供する。

【構成】 加算器49とDフリップフロップ51とからなる加算総和演算手段は、1フレーム分の画素のうち指定領域の画素についての輝度信号の加算総和を演算する。Dフリップフロップ52からなる加算総和記憶手段は、加算総和演算手段の演算結果を1フレーム分記憶する。減算器50と絶対値回路53とからなる差演算手段は、加算総和記憶手段の記憶内容と加算総和と前フレームにおける加算総和との差を演算する。比較回路54とDフリップフロップ55とからなる警告信号出力手段は、差演算手段の演算結果と指定されたしきい値とを比較して、差演算手段の演算結果がしきい値を越えていれば警告信号を出力する。



【特許請求の範囲】

【請求項1】 水平同期信号と、この水平同期信号に基 づいて得られる各画素に対応したクロック信号とを用い て、ディジタル化された輝度信号の画素が指定領域の画 素であるか否かを判断する指定領域判断手段と、

1

1フレームまたは1フィールド分の画素のうち前記指定 領域判断手段により指定領域の画素であると判断された 画素についての前記輝度信号の加算総和を演算する加算 総和演算手段と、

前記加算総和演算手段の演算結果を1フレームまたは1 フィールド分記憶する加算総和記憶手段と、

前記加算総和記憶手段の記憶内容と前記加算総和演算手 段の演算結果とから、現フレームまたは現フィールドに おける前記加算総和と前フレームまたは前フィールドに おける前記加算総和との差を演算する差演算手段と、 前記差演算手段の演算結果と指定されたしきい値とを比

較して、前記差演算手段の演算結果が前記しきい値を越 えていれば警告信号を出力する警告信号出力手段と、

を備えたことを特徴とする画像センサー。

【請求項2】 マイクロコンピュータからなる制御手段 と、この制御手段により制御される複数の画面縮小ユニ ットとを備え、複数のビデオカメラからの映像を同時に 表示画面上に表示させる多分割画面アダプターであっ

前記各画面縮小ユニットに、水平同期信号と、この水平 同期信号に基づいて得られる各画素に対応したクロック 信号とを用いて、ディジタル化された輝度信号の画素が 指定領域の画素であるか否かを判断する指定領域判断手 段と、1フレームまたは1フィールド分の画素のうち前 記指定領域判断手段により指定領域の画素であると判断 された画素についての前記輝度信号の加算総和を演算す る加算総和演算手段と、この加算総和演算手段の演算結 果を1フレームまたは1フィールド分記憶する加算総和 記憶手段と、この加算総和記憶手段の記憶内容と前記加 算総和演算手段の演算結果とから、現フレームまたは現 フィールドにおける前記加算総和と前フレームまたは前 フィールドにおける前記加算総和との差を演算する差演 算手段と、この差演算手段の演算結果と指定されたしき い値とを比較して、前記差演算手段の演算結果が前記し きい値を越えていれば警告信号を前記制御手段に供給す る警告信号出力手段とを備えた画像センサーを設け、

前記制御手段は、前記画像センサーから警告信号が供給 されたときに、前記表示画面上に警告表示を行う構成と したことを特徴とする多分割画面アダプター。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ビデオカメラからの信 号に基づいて画面の変化を検出する画像センサーと、そ の画像センサーを備え、複数のビデオカメラからの映像 を縮小しかつ合成して1つの映像にする多分割画面アダ プターとに関する。

[0002]

【従来の技術】監視システムにおいて、監視カメラの監 視領域に侵入者が侵入すれば、通常は監視者が検出する ことができるが、監視者不在の時等のために、侵入者の 検出を自動的に行うことが望まれている。このような検 出を行うものとして画像センサーが知られているが、従 来の画像センサーは、ビデオカメラからの信号に含まれ るアナログの輝度信号をアナログ的に処理して、画面の 変化を検出する構成であった。

2

【0003】また、複数の監視用ビデオカメラの映像を 同時にモニターする場合などに用いられる従来の多分割 画面アダプターは、ビデオカメラからの信号をディジタ ル化して処理する構成であり、画像センサーを備えたも のは存在しなかった。

[0004]

【発明が解決しようとする課題】しかしながら上記従来 の画像センサーでは、ディジタル信号を取り扱うことが できず、そのため多分割画面アダプターに組み込むこと ができないという問題があった。また上記従来の多分割 画面アダプターでは、画像センサーを備えていなかった ので、画面の変化により表示画面上に警告を表示するな どの処理ができないという問題があった。

【0005】本発明はかかる事情に鑑みて成されたもの であり、ディジタル化された輝度信号に基づいて画面の 変化を検出できる画像センサーを提供することを目的と する。また本発明は、画像センサーを備えた多分割画面 アダプターを提供することを目的とする。

[0006]

30

【課題を解決するための手段】請求項1の発明は、水平 同期信号と、この水平同期信号に基づいて得られる各画 素に対応したクロック信号とを用いて、ディジタル化さ れた輝度信号の画素が指定領域の画素であるか否かを判 断する指定領域判断手段と、1フレームまたは1フィー ルド分の画素のうち前記指定領域判断手段により指定領 域の画素であると判断された画素についての前記輝度信 号の加算総和を演算する加算総和演算手段と、この加算 総和演算手段の演算結果を1フレームまたは1フィール ド分記憶する加算総和記憶手段と、この加算総和記憶手 40 段の記憶内容と前記加算総和演算手段の演算結果とか ら、現フレームまたは現フィールドにおける前記加算総 和と前フレームまたは前フィールドにおける前記加算総 和との差を演算する差演算手段と、この差演算手段の演 算結果と指定されたしきい値とを比較して、前記差演算 手段の演算結果が前記しきい値を越えていれば警告信号 を出力する警告信号出力手段と、を備えたことを特徴と している。

【0007】請求項2の発明は、マイクロコンピュータ からなる制御手段と、この制御手段により制御される複 数の画面縮小ユニットとを備え、複数のビデオカメラか

らの映像を同時に表示画面上に表示させる多分割画面ア ダプターであって、前記各画面縮小ユニットに、水平同 期信号と、この水平同期信号に基づいて得られる各画素 に対応したクロック信号とを用いて、ディジタル化され た輝度信号の画素が指定領域の画素であるか否かを判断 する指定領域判断手段と、1フレームまたは1フィール ド分の画素のうち前記指定領域判断手段により指定領域 の画素であると判断された画素についての前記輝度信号 の加算総和を演算する加算総和演算手段と、この加算総 和演算手段の演算結果を1フレームまたは1フィールド 分記憶する加算総和記憶手段と、この加算総和記憶手段 の記憶内容と前記加算総和演算手段の演算結果とから、 現フレームまたは現フィールドにおける前記加算総和と 前フレームまたは前フィールドにおける前記加算総和と の差を演算する差演算手段と、この差演算手段の演算結 果と指定されたしきい値とを比較して、前記差演算手段 の演算結果が前記しきい値を越えていれば警告信号を前 記制御手段に供給する警告信号出力手段とを備えた画像 センサーを設け、前記制御手段は、前記画像センサーか ら警告信号が供給されたときに、前記表示画面上に警告 20 表示を行う構成としたことを特徴としている。

[0008]

【作用】請求項1の発明において、指定領域判断手段 は、水平同期信号と、この水平同期信号に基づいて得ら れる各画素に対応したクロック信号とを用いて、ディジ タル化された輝度信号の画素が指定領域の画素であるか 否かを判断する。加算総和演算手段は、1フレームまた は1フィールド分の画素のうち指定領域判断手段により 指定領域の画素であると判断された画素についての輝度 信号の加算総和を演算する。加算総和記憶手段は、加算 総和演算手段の演算結果を1フレームまたは1フィール ド分記憶する。差演算手段は、加算総和記憶手段の記憶 内容と加算総和演算手段の演算結果とから、現フレーム または現フィールドにおける加算総和と前フレームまた は前フィールドにおける加算総和との差を演算する。警 告信号出力手段は、差演算手段の演算結果と指定された しきい値とを比較して、差演算手段の演算結果がしきい 値を越えていれば警告信号を出力する。

【0009】請求項2の発明において、各画面縮小ユニットには、水平同期信号と、この水平同期信号に基づいて得られる各画素に対応したクロック信号とを用いて、ディジタル化された輝度信号の画素が指定領域の画素であるか否かを判断する指定領域判断手段と、1フレームまたは1フィールド分の画素のうち指定領域判断手段により指定領域の画素であると判断された画素についての輝度信号の加算総和を演算する加算総和演算手段と、この加算総和演算手段の演算結果を1フレームまたは1フィールド分記憶する加算総和演算手段の演算結果とから、現フレームまたは現フィールドにおける加算総和と

前フレームまたは前フィールドにおける加算総和との差を演算する差演算手段と、この差演算手段の演算結果と指定されたしきい値とを比較して、差演算手段の演算結果がしきい値を越えていれば警告信号を制御手段に供給する警告信号出力手段とを備えた画像センサーが設けられている。制御手段は、画像センサーから警告信号が供給されたときに、表示画面上に警告表示を行う。

[0010]

【実施例】以下、本発明の実施例を図面を用いて詳細に 説明する。図2は本発明の一実施例における多分割画面 アダプターの構成図で、この多分割画面アダプターは、 4分割の例であり、入力端子1a~1dと、デコーダー 2 a ~ 2 d と、画面縮小ユニット3 a ~ 3 d と、カラー エンコーダー4と、ディジタル・アナログ変換器5と、 ローパスフィルター6a~6cと、バンドパスフィルタ ー7と、スイッチ8a, 8bと、マイクロコンピュータ からなる制御回路9と、キーボード10と、アラーム出 力端子11と、画像出力端子12とを備えている。デコ ーダー2a~2dは、入力端子1a~1dに入力された 4台のビデオカメラからの信号に基づいて、輝度信号お よび色差信号を復調し、画面縮小ユニット3 a ~ 3 dに 供給する。画面縮小ユニット3a~3dは、デコーダー 2a~2dからの輝度信号および色差信号をディジタル 信号に変換し、ディジタル処理した後、記憶し、所定の タイミングでディジタル・アナログ変換器5に供給す る。画面縮小ユニット3a~3dによる画面の縮小処理 は、水平方向においては、後述のメモリ20b(図3) への書き込み速度と読み出し速度とを異ならせることに より行われ、垂直方向においては、ラインを間引くこと により行われる。制御回路9は、スイッチ8a, 8bを 制御し、さらにはキーボード10からの指令などに基づ いて画面縮小ユニット3a~3dを制御する。ディジタ ル・アナログ変換器5は、画面縮小ユニット3a~3d からのディジタルデータをアナログ信号に変換し、カラ ーエンコーダー4に供給する。カラーエンコーダー4 は、ディジタル・アナログ変換器5からの信号をビデオ 信号に変調し、画像出力端子12に出力する。なお、こ の多分割画面アダプターは、画面縮小ユニット3a~3 dに後述の画像センサーを備えている点と、この画像セ ンサーからの検出出力に基づいて制御回路 9 が所定の処 理を行う点とを除いては、従来の多分割画面アダプター と同様の構成であるので、詳細な説明を省略する。

【0011】図3はデコーダー2aおよび画面縮小ユニット3aの構成図で、デコーダー2aは、カラーデコーダー14と、バンドパスフィルター15と、ローパスフィルター16a~16cとを備えており、画面縮小ユニット3aは、画像縮小回路18と、アナログ・ディジタル変換器19と、ラインメモリとしてのメモリ20aと、DRAMからなるメモリ20bとを備えている。な50 お、デコーダー2b~2dおよび画面縮小ユニット3b

30

20

30

り替わる。

5

~3 d もデコーダー2 a および画面縮小ユニット3 a と同様の構成である。また、これらデコーダー2 a ~ 2 d および画面縮小ユニット3 a ~ 3 d は、画面縮小ユニット3 a ~ 3 d に後述の画像センサーを備えている点を除いて、従来の多分割画面アダプターにおけるデコーダーおよび画面縮小ユニットと同様の構成であるので、動作の説明を省略する。

【0012】図4は画像縮小回路18の構成図で、画像縮小回路18は、画像センサー22と、デマルチプレクサ23と、位相合わせ回路24と、マルチプレクサ25と、垂直フィルタ26と、枠ブランキング付加回路27と、位相合わせ回路28と、マルチプレクサ29と、スリーステートバッファ30と、同期分離回路31と、書き込み制御回路32と、水平PLL回路33と、メモリ制御アービタ回路34と、波形整形回路35と、読み出し制御回路36と、ブランキング境界信号発生回路37と、セレクタ38a,38bと、出力タイミング制御回路39と、I²Cインターフェイス40とを備えている。なお、この画像縮小回路18は、画像センサー22を備えている点を除いて、従来の画像縮小回路と同様の構成であるので、動作の説明を省略する。

【0013】図1は画像センサー22の構成図で、画像 センサー22は、PLL回路42と、水平カウンタ43 と、垂直カウンタ44と、比較回路45,46と、論理 積回路47,48と、加算器49と、減算器50と、所 定ビット数のDフリップフロップ51,52と、絶対値 回路53と、比較回路54と、Dフリップフロップ55 と、論理積回路56と、スイッチ57とを備えている。 PLL回路42は、画像縮小回路18の内部で分離され た周波数 f H の水平同期信号Hに基づいて、周波数 n f н のクロックCLKを作成する。水平カウンタ43は、 PLL回路42からのクロックCLKをカウントする。 なお、nは1ライン分の画素数に対応している。垂直カ ウンタ44は、水平同期信号Hをカウントする。比較回 路45は、水平カウンタ43のカウント値と制御回路9 からの検出エリアの水平方向の始点XSおよび終点XE とを比較して、検出エリア内か否かを検出し、検出エリ ア内であればハイレベルの信号を出力する。比較回路 4 6は、垂直カウンタ44のカウント値と制御回路9から の検出エリアの垂直方向の始点YSおよび終点YEとを 比較して、検出エリア内か否かを検出し、検出エリア内 であればハイレベルの信号を出力する。論理積回路47 は、PLL回路42からのクロックCLKと論理積回路 48の出力との論理積を出力する。論理積回路48は、 比較回路45からの出力と比較回路46からの出力との 論理積を出力する。加算器49は、デマルチプレクサ2 3 (図4) からのディジタル化された輝度信号DATA とDフリップフロップ51の出力とを加算する。減算器 50は、Dフリップフロップ52の出力からDフリップ フロップ51の出力を減算する。Dフリップフロップ5

1は、論理積回路47からの出力のタイミングで、加算 器49の出力を保持する。Dフリップフロップ52は、 画像縮小回路18の内部で分離された1フレーム毎の垂 直同期信号Vのタイミングで、Dフリップフロップ51 の出力を保持する。絶対値回路53は、減算器50の出 力の絶対値を演算する。比較回路54は、絶対値回路5 3の出力と制御回路9からの検知レベルZLEVELと を比較し、絶対値回路53の出力が検知レベル2LEV ELよりも大きければ、ハイレベルを出力する。Dフリ ップフロップ55は、垂直同期信号Vのタイミングで、 比較回路54の出力を保持し、画像センサー22の検出 信号として出力する。論理積回路56は、論理積回路4 8の出力と制御回路9からのエリアモニター信号ARE A・MONITORとの論理積を出力する。スイッチ5 7は、論理積回路56により制御されて、輝度信号DA TAを位相合わせ回路24(図4)に供給する状態と、 制御回路9からの固定レベルMONITOR・LEVE Lを位相合わせ回路 2 4 (図 4) に供給する状態とに切

【0014】次に動作を説明する。先ず使用者が、キー ボード10を操作して、画面の変化を検出したい領域す なわち検出エリアや、検出のしきい値すなわち検知レベ ルZLEVELなどを、各画面毎に設定する。これによ り制御回路9は、検出エリアの水平方向の始点XSおよ び終点XEや、垂直方向の始点YSおよび終点YEや、 検知レベル乙LEVELなどを、各画面毎に記憶する。 【0015】各ビデオカメラからの信号は、入力端子1 a~1dを介してデコーダー2a~2dに供給され、輝 度信号および色差信号に変換されて画面縮小ユニット3 a~3 dに供給される。これらアナログの輝度信号およ び色差信号は、アナログ・ディジタル変換器19により ディジタル信号に変換され、画面縮小ユニット3a~3 dのデマルチプレクサ23を介して輝度信号DATAが 画像センサー22に供給される。この輝度信号DATA は、加算器49に供給されると共に、通常の場合、スイ ッチ57を介して位相合わせ回路24に供給される。 【0016】一方、PLL回路42は、周波数 f H の水 平同期信号Hに基づいて周波数nfH のクロックCLK を作成し、このクロックCLKは水平カウンタ43によ りカウントされる。すなわち、nは1ラインの画素数に 対応しており、水平カウンタ43は、1ラインの画素を カウントし、水平同期信号Hによりリセットされる。そ して水平カウンタ43のカウンタ値Xは、比較回路45 により検出エリアの水平方向の始点XSおよび終点XE と比較され、XS≦X≦XEであれば、すなわち検出エ リアに入っていれば、比較回路45からハイレベルの信 号が出力される。また垂直カウンタ44は、水平同期信 号Hをカウントし、垂直同期信号Vによりリセットされ る。すなわち垂直カウンタ44は、ライン数をカウント し、そのカウンタ値Yは、比較回路46により検出エリ

アの垂直方向の始点YSおよび終点YEと比較され、Y S≦Y≦YEであれば、すなわち検出エリアに入ってい れば、比較回路46からハイレベルの信号が出力され る。論理積回路48は、比較回路45の出力と比較回路 46の出力との論理積を演算し、水平方向および垂直方 向共に検出エリアに入っていれば、ハイレベルの信号を 出力する。論理積回路47は、PLL回路42からのク ロックCLKと論理積回路48からの信号との論理積を 演算し、検出エリア内の各画素毎にハイレベルの信号を トリガ信号としてDフリップフロップ51に供給する。 【0017】デマルチプレクサ23からのディジタルの 輝度信号DATAは、加算器49によりDフリップフロ ップ51の出力と加算され、各画素毎にDフリップフロ ップ51に入力され、Dフリップフロップ51は垂直同 期信号Vによりリセットされる。すなわち、検出エリア 内の各画素の輝度信号DATAの加算総和がDフリップ フロップ51に1フレーム分蓄積される。Dフリップフ ロップ52には前フレームにおける検出エリア内の各画 素の輝度信号DATAの加算総和が保持されており、減 算器50は、Dフリップフロップ52の出力からDフリ ップフロップ51の出力を減算して減算値2を絶対値回 路53に供給する。すなわち、Dフリップフロップ51 に1フレーム分のデータが蓄積された時点においては、 減算器50の減算値2は、前フレームにおける検出エリ ア内の各画素の輝度信号DATAの加算総和から現フレ ームにおける検出エリア内の各画素の輝度信号DATA の加算総和を減算した値になる。減算器50の減算値2 は、絶対値回路53により絶対値abZが採られ、比較 回路54により制御回路9からの検知レベルZLEVE Lと比較され、ZLEVEL<abZであれば、比較回 路54からハイレベルの信号が出力される。この比較回 路54の出力は、垂直同期信号VのタイミングでDフリ ップフロップ55に保持され、画像センサー22の出力 信号として制御回路9に供給される。すなわち、1フレ ームにおける検出エリア内の各画素の輝度信号DATA の加算総和が、前フレームと比較して検知レベルZLE VELを越えて増減すれば、画面の変化ありと判断し て、警告信号を出力する。なお、垂直同期信号Vによ り、Dフリップフロップ52がトリガされて内容が書き 替えられると共に、Dフリップフロップ51がリセット され、新たな蓄積が開始される。かくして、1フレーム 毎に検出エリア内の各画素の輝度信号DATAの加算総

和が前フレームと比較され、画面の変化が検出される。 【0018】なお、使用者が検出エリアをモニターしたい場合、キーボード10を用いて所定の操作を行うことにより、制御回路9から論理積回路56の一方の入力端にハイレベルの信号AREA・MONITORが供給される。論理積回路56の他方の入力端には、論理積回路48の出力、すなわち検出エリアの画素に対応してハイレベルになる信号が供給されているので、検出エリアで のみ論理積回路56の出力がハイレベルになり、このハイレベルの信号によりスイッチ57が切り換えられて、制御回路9からの固定レベルの信号MONITOR・LEVELが輝度信号DATAの代わりに位相合わせ回路24に供給される。したがって、モニター画面上には、例えば図5のように検出エリアが所定の色などで表示される。4分割画面から1画面に切り換えた場合、図6のように検出エリアが所定の色などで表示される。

【0019】また、画像センサー22の検出信号は制御回路9に供給され、画面の変化があった場合、制御回路9が、モニター画面上の変化した画面の所定位置に例えば文字などで警告表示を行う。また、使用者の指示により、制御回路9が、スイッチ8a,8bを制御して、画面の変化があった画面を1画面だけ表示させる。さらには、制御回路9が、アラーム出力端子11にアラーム信号を出力する。また制御回路9により画像センサー22の検出信号をフィルタリングし、チャタリング的な変化を防止する。

【0020】このように、PLL回路42と水平カウン タ43と垂直カウンタ44と比較回路45,46と論理 積回路47,48とからなり、水平同期信号と、この水 平同期信号に基づいて得られる各画素に対応したクロッ ク信号とを用いて、ディジタル化された輝度信号の画素 が指定領域の画素であるか否かを判断する指定領域判断 手段と、加算器49とDフリップフロップ51とからな り、1フレーム分の画素のうち指定領域判断手段により 指定領域の画素であると判断された画素についての輝度 信号の加算総和を演算する加算総和演算手段と、Dフリ ップフロップ52からなり、加算総和演算手段の演算結 果を1フレーム分記憶する加算総和記憶手段と、減算器 50と絶対値回路53とからなり、加算総和記憶手段の 記憶内容と加算総和演算手段の演算結果とから、現フレ ームにおける加算総和と前フレームにおける加算総和と の差を演算する差演算手段と、比較回路54とDフリッ プフロップ55とからなり、差演算手段の演算結果と指 定されたしきい値とを比較して、差演算手段の演算結果 がしきい値を越えていれば警告信号を出力する警告信号 出力手段とを備えたので、ディジタル化された輝度信号 に基づいて良好に画面の変化を検出できる。

40 【0021】また、マイクロコンピュータからなる制御回路9と、この制御回路9により制御される複数の画面縮小ユニット3a~3dとを備え、複数のビデオカメラからの映像を同時に表示画面上に表示させる多分割画面アダプターであって、各画面縮小ユニット3a~3dに画像センサー22を設け、制御回路9は、画像センサー22から警告信号が供給されたときに、表示画面上に警告表示を行う構成としたので、画像センサーを備えた多分割画面アダプターを提供でき、しかも表示画面上に警告表示を行えることから非常に便利である。また画面縮小ユニット3a~3dに画像センサー22を設けたの

9

で、画像縮小回路18と画像センサー22とを一体に集 積回路化することが容易であり、製造コストを良好に低 減できる。

【0022】なお上記実施例では、1フレーム毎に輝度信号の加算総和を演算して画面の変化を検出したが、1フィールド毎に輝度信号の加算総和を演算して画面の変化を検出するように構成してもよい。

[0023]

【発明の効果】以上説明したように本発明によれば、水 平同期信号と、この水平同期信号に基づいて得られる各 画素に対応したクロック信号とを用いて、ディジタル化 された輝度信号の画素が指定領域の画素であるか否かを 判断する指定領域判断手段と、1フレームまたは1フィ ールド分の画素のうち指定領域判断手段により指定領域 の画素であると判断された画素についての輝度信号の加 算総和を演算する加算総和演算手段と、加算総和演算手 段の演算結果を1フレームまたは1フィールド分記憶す る加算総和記憶手段と、加算総和記憶手段の記憶内容と 加算総和演算手段の演算結果とから、現フレームまたは 現フィールドにおける加算総和と前フレームまたは前フ ィールドにおける加算総和との差を演算する差演算手段 と、差演算手段の演算結果と指定されたしきい値とを比 較して、差演算手段の演算結果がしきい値を越えていれ ば警告信号を出力する警告信号出力手段と、を備えたの で、ディジタル化された輝度信号に基づいて良好に画面 の変化を検出できる。

【0024】また、マイクロコンピュータからなる制御 手段と、この制御手段により制御される複数の画面縮小 ユニットとを備え、複数のビデオカメラからの映像を同 時に表示画面上に表示させる多分割画面アダプターであ って、各画面縮小ユニットに、水平同期信号と、この水 平同期信号に基づいて得られる各画素に対応したクロッ ク信号とを用いて、ディジタル化された輝度信号の画素 が指定領域の画素であるか否かを判断する指定領域判断 手段と、1フレームまたは1フィールド分の画素のうち 指定領域判断手段により指定領域の画素であると判断さ れた画素についての輝度信号の加算総和を演算する加算 総和演算手段と、この加算総和演算手段の演算結果を1 フレームまたは1フィールド分記憶する加算総和記憶手 段と、この加算総和記憶手段の記憶内容と加算総和演算 40 手段の演算結果とから、現フレームまたは現フィールド における加算総和と前フレームまたは前フィールドにお ける加算総和との差を演算する差演算手段と、この差演

10

算手段の演算結果と指定されたしきい値とを比較して、 差演算手段の演算結果がしきい値を越えていれば警告信 号を制御手段に供給する警告信号出力手段とを備えた画 像センサーを設け、制御手段は、画像センサーから警告 信号が供給されたときに、表示画面上に警告表示を行う 構成とすれば、画像センサーを備えた多分割画面アダプ ターを提供でき、しかも表示画面上に警告表示を行える ことから非常に便利である。また画面縮小ユニットに画 像センサーを設けたので、一体に集積回路化することが 容易であり、製造コストを良好に低減できる。

【図面の簡単な説明】

【図1】本発明の一実施例における画像センサーの構成 図である。

【図2】本発明の一実施例における多分割画面アダプターの構成図である。

【図3】本発明の一実施例における多分割画面アダプターに備えられたデコーダーおよび画面縮小ユニットの構成図である。

【図4】本発明の一実施例における多分割画面アダプタ 20 一に備えられた画像縮小回路の構成図である。


【図5】4分割画面上の検出エリアの表示状態の説明図である。

【図6】1画面上の検出エリアの表示状態の説明図である。


【符号の説明】


3a~3d 画面縮小ユニット

- 9 制御回路
- 22 画像センサー
- 42 PLL回路
- 0 43 水平カウンタ
 - 44 垂直カウンタ
 - 45 比較回路
 - 4 6 比較回路
 - 47 論理積回路
 - 48 論理積回路
 - 49 加算器
 - 50 減算器
 - 51 Dフリップフロップ
 - 52 Dフリップフロップ
- 0 53 絶対値回路
 - 54 比較回路
 - 55 Dフリップフロップ



【図2】





【図6】

